हाई-स्पीड कन्वर्टर्स का उपयोग करते समय महत्वपूर्ण पीसीबी रूटिंग नियम क्या हैं जिनका पालन किया जाना चाहिए?

क्या AGND और DGND ज़मीन की परतों को अलग किया जाना चाहिए?

सरल उत्तर यह है कि यह स्थिति पर निर्भर करता है, और विस्तृत उत्तर यह है कि वे आमतौर पर अलग नहीं होते हैं।क्योंकि ज्यादातर मामलों में, जमीन की परत को अलग करने से केवल रिटर्न करंट का प्रेरकत्व बढ़ेगा, जो फायदे से ज्यादा नुकसान पहुंचाता है।सूत्र V = L(di/dt) से पता चलता है कि जैसे-जैसे प्रेरकत्व बढ़ता है, वोल्टेज शोर बढ़ता है।और जैसे-जैसे स्विचिंग करंट बढ़ता है (क्योंकि कनवर्टर सैंपलिंग दर बढ़ती है), वोल्टेज शोर भी बढ़ेगा।इसलिए, ग्राउंडिंग परतों को एक साथ जोड़ा जाना चाहिए।

एक उदाहरण यह है कि कुछ अनुप्रयोगों में, पारंपरिक डिज़ाइन आवश्यकताओं का अनुपालन करने के लिए, गंदे बस पावर या डिजिटल सर्किटरी को कुछ क्षेत्रों में रखा जाना चाहिए, लेकिन आकार की बाधाओं के कारण, बोर्ड एक अच्छा लेआउट विभाजन प्राप्त नहीं कर सकता है, इसमें मामले में, अलग ग्राउंडिंग परत अच्छा प्रदर्शन प्राप्त करने की कुंजी है।हालाँकि, समग्र डिज़ाइन के प्रभावी होने के लिए, इन ग्राउंडिंग परतों को एक पुल या कनेक्शन बिंदु द्वारा बोर्ड पर कहीं एक साथ जोड़ा जाना चाहिए।इसलिए, कनेक्शन बिंदुओं को अलग-अलग ग्राउंडिंग परतों में समान रूप से वितरित किया जाना चाहिए।अंततः, पीसीबी पर अक्सर एक कनेक्शन बिंदु होगा जो प्रदर्शन में गिरावट के बिना रिटर्निंग करंट को पारित करने के लिए सबसे अच्छा स्थान बन जाता है।यह कनेक्शन बिंदु आमतौर पर कनवर्टर के पास या नीचे स्थित होता है।

बिजली आपूर्ति परतों को डिज़ाइन करते समय, इन परतों के लिए उपलब्ध सभी तांबे के अंशों का उपयोग करें।यदि संभव हो, तो इन परतों को संरेखण साझा करने की अनुमति न दें, क्योंकि अतिरिक्त संरेखण और विअस बिजली आपूर्ति परत को छोटे टुकड़ों में विभाजित करके जल्दी से नुकसान पहुंचा सकते हैं।परिणामस्वरूप विरल पावर परत वर्तमान पथों को निचोड़ सकती है जहां उन्हें सबसे अधिक आवश्यकता होती है, अर्थात् कनवर्टर के पावर पिन।विअस और संरेखण के बीच करंट को निचोड़ने से प्रतिरोध बढ़ जाता है, जिससे कनवर्टर के पावर पिनों में थोड़ा वोल्टेज गिर जाता है।

अंत में, बिजली आपूर्ति परत का स्थान महत्वपूर्ण है।एनालॉग बिजली आपूर्ति परत के ऊपर शोर मचाने वाली डिजिटल बिजली आपूर्ति परत को कभी भी न रखें, अन्यथा दोनों अलग-अलग परतों पर होने के बावजूद भी जुड़े रह सकते हैं।सिस्टम प्रदर्शन में गिरावट के जोखिम को कम करने के लिए, जब भी संभव हो डिज़ाइन को इस प्रकार की परतों को एक साथ रखने के बजाय अलग करना चाहिए।

क्या पीसीबी की बिजली वितरण प्रणाली (पीडीएस) डिजाइन को नजरअंदाज किया जा सकता है?

पीडीएस का डिज़ाइन लक्ष्य बिजली आपूर्ति की वर्तमान मांग के जवाब में उत्पन्न वोल्टेज तरंग को कम करना है।सभी सर्किटों को करंट की आवश्यकता होती है, कुछ में उच्च मांग होती है और अन्य में तेज गति से करंट की आपूर्ति की आवश्यकता होती है।पूरी तरह से वियुग्मित कम-प्रतिबाधा शक्ति या ग्राउंड परत और एक अच्छा पीसीबी लेमिनेशन का उपयोग सर्किट की वर्तमान मांग के कारण वोल्टेज तरंग को कम करता है।उदाहरण के लिए, यदि डिज़ाइन 1A के स्विचिंग करंट के लिए डिज़ाइन किया गया है और PDS की प्रतिबाधा 10mΩ है, तो अधिकतम वोल्टेज तरंग 10mV है।

सबसे पहले, एक पीसीबी स्टैक संरचना को कैपेसिटेंस की बड़ी परतों का समर्थन करने के लिए डिज़ाइन किया जाना चाहिए।उदाहरण के लिए, छह-परत स्टैक में एक शीर्ष सिग्नल परत, पहली ग्राउंड परत, पहली पावर परत, दूसरी पावर परत, दूसरी ग्राउंड लेयर और एक निचली सिग्नल परत हो सकती है।पहली ज़मीन की परत और पहली बिजली आपूर्ति परत को स्टैक्ड संरचना में एक-दूसरे के करीब होने के लिए प्रदान किया जाता है, और इन दोनों परतों को एक आंतरिक परत कैपेसिटेंस बनाने के लिए 2 से 3 मील की दूरी पर रखा जाता है।इस कैपेसिटर का बड़ा लाभ यह है कि यह मुफ़्त है और इसे केवल पीसीबी विनिर्माण नोट्स में निर्दिष्ट करने की आवश्यकता है।यदि बिजली आपूर्ति परत को विभाजित किया जाना चाहिए और एक ही परत पर कई वीडीडी पावर रेल हैं, तो सबसे बड़ी संभावित बिजली आपूर्ति परत का उपयोग किया जाना चाहिए।खाली छेद न छोड़ें, बल्कि संवेदनशील सर्किट पर भी ध्यान दें।इससे उस VDD परत की धारिता अधिकतम हो जाएगी।यदि डिज़ाइन अतिरिक्त परतों की उपस्थिति की अनुमति देता है, तो पहली और दूसरी बिजली आपूर्ति परतों के बीच दो अतिरिक्त ग्राउंडिंग परतें रखी जानी चाहिए।2 से 3 मील की समान कोर रिक्ति के मामले में, इस समय लेमिनेटेड संरचना की अंतर्निहित क्षमता दोगुनी हो जाएगी।

आदर्श पीसीबी लेमिनेशन के लिए, डिकूपिंग कैपेसिटर का उपयोग बिजली आपूर्ति परत के शुरुआती प्रवेश बिंदु पर और डीयूटी के आसपास किया जाना चाहिए, जो यह सुनिश्चित करेगा कि पीडीएस प्रतिबाधा संपूर्ण आवृत्ति रेंज पर कम है।0.001µF से 100µF कैपेसिटर का उपयोग करने से इस सीमा को कवर करने में मदद मिलेगी।हर जगह कैपेसिटर का होना जरूरी नहीं है;सीधे DUT के विरुद्ध डॉकिंग कैपेसिटर सभी विनिर्माण नियमों को तोड़ देगा।यदि ऐसे गंभीर उपायों की आवश्यकता है, तो सर्किट में अन्य समस्याएं हैं।

एक्सपोज़्ड पैड का महत्व (ई-पैड)

इसे नज़रअंदाज़ करना एक आसान पहलू है, लेकिन पीसीबी डिज़ाइन के सर्वोत्तम प्रदर्शन और गर्मी अपव्यय को प्राप्त करने के लिए यह महत्वपूर्ण है।

एक्सपोज़्ड पैड (पिन 0) अधिकांश आधुनिक हाई-स्पीड आईसी के नीचे एक पैड को संदर्भित करता है, और यह एक महत्वपूर्ण कनेक्शन है जिसके माध्यम से चिप की सभी आंतरिक ग्राउंडिंग डिवाइस के नीचे एक केंद्रीय बिंदु से जुड़ी होती है।एक खुले पैड की उपस्थिति कई कन्वर्टर्स और एम्पलीफायरों को ग्राउंड पिन की आवश्यकता को खत्म करने की अनुमति देती है।इस पैड को पीसीबी में सोल्डर करते समय एक स्थिर और विश्वसनीय विद्युत कनेक्शन और थर्मल कनेक्शन बनाना महत्वपूर्ण है, अन्यथा सिस्टम गंभीर रूप से क्षतिग्रस्त हो सकता है।

खुले पैड के लिए इष्टतम विद्युत और थर्मल कनेक्शन तीन चरणों का पालन करके प्राप्त किया जा सकता है।सबसे पहले, जहां संभव हो, उजागर पैड को प्रत्येक पीसीबी परत पर दोहराया जाना चाहिए, जो सभी जमीन के लिए एक मोटा थर्मल कनेक्शन प्रदान करेगा और इस प्रकार तेजी से गर्मी अपव्यय करेगा, विशेष रूप से उच्च शक्ति उपकरणों के लिए महत्वपूर्ण है।विद्युत पक्ष पर, यह सभी ग्राउंडिंग परतों के लिए एक अच्छा सुसज्जित कनेक्शन प्रदान करेगा।निचली परत पर खुले पैड की नकल करते समय, इसका उपयोग डिकॉउलिंग ग्राउंड पॉइंट और हीट सिंक को माउंट करने के स्थान के रूप में किया जा सकता है।

इसके बाद, खुले पैड को कई समान खंडों में विभाजित करें।चेकरबोर्ड का आकार सबसे अच्छा है और इसे स्क्रीन क्रॉस ग्रिड या सोल्डर मास्क द्वारा प्राप्त किया जा सकता है।रिफ्लो असेंबली के दौरान, यह निर्धारित करना संभव नहीं है कि डिवाइस और पीसीबी के बीच कनेक्शन स्थापित करने के लिए सोल्डर पेस्ट कैसे प्रवाहित होता है, इसलिए कनेक्शन मौजूद हो सकता है लेकिन असमान रूप से वितरित हो सकता है, या इससे भी बदतर, कनेक्शन छोटा है और कोने पर स्थित है।खुले पैड को छोटे खंडों में विभाजित करने से प्रत्येक क्षेत्र में एक कनेक्शन बिंदु होता है, जिससे डिवाइस और पीसीबी के बीच एक विश्वसनीय, समान कनेक्शन सुनिश्चित होता है।

अंत में, यह सुनिश्चित किया जाना चाहिए कि प्रत्येक अनुभाग का जमीन से ओवर-होल कनेक्शन हो।क्षेत्र आम तौर पर इतने बड़े होते हैं कि उनमें कई रास्ते हो सकते हैं।असेंबली से पहले, प्रत्येक विअस को सोल्डर पेस्ट या एपॉक्सी से भरना सुनिश्चित करें।यह कदम यह सुनिश्चित करने के लिए महत्वपूर्ण है कि खुला पैड सोल्डर पेस्ट वापस विअस गुहाओं में प्रवाहित न हो, जो अन्यथा उचित कनेक्शन की संभावना को कम कर देगा।

पीसीबी में परतों के बीच क्रॉस-कपलिंग की समस्या

पीसीबी डिज़ाइन में, कुछ हाई-स्पीड कन्वर्टर्स की लेआउट वायरिंग में अनिवार्य रूप से एक सर्किट परत दूसरे के साथ क्रॉस-युग्मित होगी।कुछ मामलों में, संवेदनशील एनालॉग परत (पावर, ग्राउंड, या सिग्नल) सीधे उच्च शोर वाली डिजिटल परत के ऊपर हो सकती है।अधिकांश डिज़ाइनर सोचते हैं कि यह अप्रासंगिक है क्योंकि ये परतें विभिन्न परतों पर स्थित हैं।क्या यही मामला है?आइए एक साधारण परीक्षण देखें.

आसन्न परतों में से एक का चयन करें और उस स्तर पर एक सिग्नल इंजेक्ट करें, फिर, क्रॉस-युग्मित परतों को एक स्पेक्ट्रम विश्लेषक से कनेक्ट करें।जैसा कि आप देख सकते हैं, निकटवर्ती परत से बहुत सारे सिग्नल जुड़े हुए हैं।यहां तक ​​कि 40 मील की दूरी के साथ भी, एक भावना है जिसमें आसन्न परतें अभी भी एक समाई बनाती हैं, ताकि कुछ आवृत्तियों पर सिग्नल अभी भी एक परत से दूसरे परत से जुड़ा रहेगा।

यह मानते हुए कि एक परत पर उच्च शोर वाले डिजिटल भाग में उच्च गति स्विच से 1V सिग्नल होता है, गैर-संचालित परत को संचालित परत से 1mV सिग्नल युग्मित दिखाई देगा जब परतों के बीच अलगाव 60dB होता है।2Vp-p फुल-स्केल स्विंग के साथ 12-बिट एनालॉग-टू-डिजिटल कनवर्टर (ADC) के लिए, इसका मतलब 2LSB (कम से कम महत्वपूर्ण बिट) युग्मन है।किसी दिए गए सिस्टम के लिए, यह कोई समस्या नहीं हो सकती है, लेकिन यह ध्यान दिया जाना चाहिए कि जब रिज़ॉल्यूशन 12 से 14 बिट तक बढ़ाया जाता है, तो संवेदनशीलता चार गुना बढ़ जाती है और इस प्रकार त्रुटि 8LSB तक बढ़ जाती है।

क्रॉस-प्लेन/क्रॉस-लेयर कपलिंग को नजरअंदाज करने से सिस्टम डिज़ाइन विफल नहीं हो सकता है, या डिज़ाइन कमजोर नहीं हो सकता है, लेकिन किसी को सतर्क रहना चाहिए, क्योंकि दो परतों के बीच अपेक्षा से अधिक कपलिंग हो सकती है।

इस पर ध्यान दिया जाना चाहिए जब शोर नकली युग्मन लक्ष्य स्पेक्ट्रम के भीतर पाया जाता है।कभी-कभी लेआउट वायरिंग से अनपेक्षित सिग्नल या विभिन्न परतों में लेयर क्रॉस-कपलिंग हो सकती है।संवेदनशील सिस्टम को डीबग करते समय इसे ध्यान में रखें: समस्या नीचे की परत में हो सकती है।

लेख नेटवर्क से लिया गया है, यदि कोई उल्लंघन है तो कृपया हटाने के लिए संपर्क करें, धन्यवाद!