उन्नत पैकेजिंग के लिए बुनियादी शब्दावली

उन्नत पैकेजिंग 'मोर दैन मूर' युग की तकनीकी विशेषताओं में से एक है।जैसे-जैसे प्रत्येक प्रक्रिया नोड पर चिप्स को छोटा करना कठिन और महंगा होता जा रहा है, इंजीनियर कई चिप्स को उन्नत पैकेजों में डाल रहे हैं ताकि उन्हें उन्हें छोटा करने के लिए संघर्ष न करना पड़े।यह लेख उन्नत पैकेजिंग प्रौद्योगिकी में उपयोग किए जाने वाले 10 सबसे सामान्य शब्दों का संक्षिप्त परिचय प्रदान करता है।

2.5डी पैकेज

2.5डी पैकेज पारंपरिक 2डी आईसी पैकेजिंग तकनीक की उन्नति है, जो बेहतर लाइन और जगह के उपयोग की अनुमति देता है।2.5डी पैकेज में, नंगे डाई को सिलिकॉन वाया विअस (टीएसवी) के साथ एक इंटरपोजर परत के शीर्ष पर एक साथ रखा जाता है या रखा जाता है।आधार, या इंटरपोज़र परत, चिप्स के बीच कनेक्टिविटी प्रदान करती है।

2.5D पैकेज का उपयोग आमतौर पर हाई-एंड ASIC, FPGAs, GPU और मेमोरी क्यूब्स के लिए किया जाता है।2008 में Xilinx ने अपने बड़े FPGAs को उच्च पैदावार वाले चार छोटे चिप्स में विभाजित किया और इन्हें सिलिकॉन इंटरपोज़र परत से जोड़ा।इस प्रकार 2.5डी पैकेज का जन्म हुआ और अंततः उच्च बैंडविड्थ मेमोरी (एचबीएम) प्रोसेसर एकीकरण के लिए व्यापक रूप से उपयोग किया जाने लगा।

2.5डी पैकेज का आरेख

3डी पैकेजिंग

3डी आईसी पैकेज में, लॉजिक डाई को एक साथ या स्टोरेज डाई के साथ रखा जाता है, जिससे बड़े सिस्टम-ऑन-चिप्स (एसओसी) बनाने की आवश्यकता समाप्त हो जाती है।डाई एक सक्रिय इंटरपोजर परत द्वारा एक दूसरे से जुड़े होते हैं, जबकि 2.5डी आईसी पैकेज इंटरपोजर परत पर घटकों को ढेर करने के लिए प्रवाहकीय बम्प्स या टीएसवी का उपयोग करते हैं, 3डी आईसी पैकेज सिलिकॉन वेफर्स की कई परतों को टीएसवी का उपयोग करके घटकों से जोड़ते हैं।

टीएसवी तकनीक 2.5डी और 3डी आईसी पैकेज दोनों में प्रमुख सक्षम तकनीक है, और सेमीकंडक्टर उद्योग 3डी आईसी पैकेज में डीआरएएम चिप्स का उत्पादन करने के लिए एचबीएम तकनीक का उपयोग कर रहा है।

3डी पैकेज के क्रॉस-सेक्शनल दृश्य से पता चलता है कि सिलिकॉन चिप्स के बीच ऊर्ध्वाधर इंटरकनेक्शन धातु तांबे टीएसवी के माध्यम से हासिल किया जाता है।

चिपलेट

चिपलेट्स 3डी आईसी पैकेजिंग का दूसरा रूप है जो सीएमओएस और गैर-सीएमओएस घटकों के विषम एकीकरण को सक्षम बनाता है।दूसरे शब्दों में, वे एक पैकेज में बड़े SoCs के बजाय छोटे SoCs होते हैं, जिन्हें चिपलेट्स भी कहा जाता है।

एक बड़े SoC को छोटे, छोटे चिप्स में तोड़ने से एकल डाई की तुलना में अधिक पैदावार और कम लागत मिलती है।चिपलेट्स डिजाइनरों को आईपी की एक विस्तृत श्रृंखला का लाभ उठाने की अनुमति देते हैं, बिना इस बात पर विचार किए कि किस प्रक्रिया नोड का उपयोग करना है और इसे बनाने के लिए किस तकनीक का उपयोग करना है।वे चिप बनाने के लिए सिलिकॉन, ग्लास और लैमिनेट्स सहित कई प्रकार की सामग्रियों का उपयोग कर सकते हैं।

चिपलेट-आधारित सिस्टम एक मध्यस्थ परत पर कई चिपलेट से बने होते हैं

फैन आउट पैकेज

फैन आउट पैकेज में, अधिक बाहरी I/O प्रदान करने के लिए "कनेक्शन" को चिप की सतह से हटा दिया जाता है।यह एक एपॉक्सी मोल्डिंग सामग्री (ईएमसी) का उपयोग करता है जो पूरी तरह से डाई में एम्बेडेड होता है, जिससे वेफर बंपिंग, फ्लक्सिंग, फ्लिप-चिप माउंटिंग, सफाई, नीचे छिड़काव और इलाज जैसी प्रक्रियाओं की आवश्यकता समाप्त हो जाती है।इसलिए, किसी मध्यस्थ परत की भी आवश्यकता नहीं है, जिससे विषम एकीकरण बहुत आसान हो जाता है।

फैन-आउट तकनीक अन्य पैकेज प्रकारों की तुलना में अधिक I/O के साथ एक छोटा पैकेज प्रदान करती है, और 2016 में यह प्रौद्योगिकी सितारा थी जब Apple अपने 16nm एप्लिकेशन प्रोसेसर और मोबाइल DRAM को iPhone के लिए एक पैकेज में एकीकृत करने के लिए TSMC की पैकेजिंग तकनीक का उपयोग करने में सक्षम था। 7.

फैन-आउट पैकेजिंग

फैन-आउट वेफर लेवल पैकेजिंग (FOWLP)

FOWLP तकनीक वेफर-स्तरीय पैकेजिंग (WLP) में एक सुधार है जो सिलिकॉन चिप्स के लिए अधिक बाहरी कनेक्शन प्रदान करती है।इसमें एक एपॉक्सी मोल्डिंग सामग्री में चिप को एम्बेड करना और फिर वेफर सतह पर एक उच्च घनत्व पुनर्वितरण परत (आरडीएल) का निर्माण करना और एक पुनर्गठित वेफर बनाने के लिए सोल्डर गेंदों को लगाना शामिल है।

FOWLP पैकेज और एप्लिकेशन बोर्ड के बीच बड़ी संख्या में कनेक्शन प्रदान करता है, और क्योंकि सब्सट्रेट डाई से बड़ा है, डाई पिच वास्तव में अधिक आरामदायक है।

FOWLP पैकेज का उदाहरण

विषम एकीकरण

उच्च-स्तरीय असेंबलियों में अलग-अलग निर्मित विभिन्न घटकों का एकीकरण कार्यक्षमता को बढ़ा सकता है और परिचालन विशेषताओं में सुधार कर सकता है, इसलिए सेमीकंडक्टर घटक निर्माता विभिन्न प्रक्रिया प्रवाह के साथ कार्यात्मक घटकों को एक ही असेंबली में संयोजित करने में सक्षम हैं।

विषम एकीकरण सिस्टम-इन-पैकेज (SiP) के समान है, लेकिन एक ही सब्सट्रेट पर कई नंगे डाई को संयोजित करने के बजाय, यह एक ही सब्सट्रेट पर चिपलेट्स के रूप में कई आईपी को जोड़ता है।विषम एकीकरण का मूल विचार एक ही पैकेज में विभिन्न कार्यों के साथ कई घटकों को संयोजित करना है।

विषम एकीकरण में कुछ तकनीकी निर्माण खंड

एचबीएम

एचबीएम एक मानकीकृत स्टैक स्टोरेज तकनीक है जो स्टैक के भीतर और मेमोरी और तार्किक घटकों के बीच डेटा के लिए उच्च बैंडविड्थ चैनल प्रदान करती है।एचबीएम पैकेज मेमोरी डाई को स्टैक करते हैं और अधिक I/O और बैंडविड्थ बनाने के लिए उन्हें TSV के माध्यम से एक साथ जोड़ते हैं।

HBM एक JEDEC मानक है जो एप्लिकेशन प्रोसेसर, GPU और SoCs के साथ-साथ एक पैकेज के भीतर DRAM घटकों की कई परतों को लंबवत रूप से एकीकृत करता है।HBM को मुख्य रूप से हाई-एंड सर्वर और नेटवर्किंग चिप्स के लिए 2.5D पैकेज के रूप में लागू किया गया है।HBM2 रिलीज़ अब प्रारंभिक HBM रिलीज़ की क्षमता और क्लॉक रेट सीमाओं को संबोधित करती है।

एचबीएम पैकेज

मध्यवर्ती परत

इंटरपोज़र परत वह नाली है जिसके माध्यम से पैकेज में मल्टी-चिप नंगे डाई या बोर्ड से विद्युत सिग्नल पारित किए जाते हैं।यह सॉकेट या कनेक्टर के बीच विद्युत इंटरफ़ेस है, जो सिग्नल को दूर तक प्रसारित करने की अनुमति देता है और बोर्ड पर अन्य सॉकेट से भी जुड़ा होता है।

इंटरपोज़र परत सिलिकॉन और कार्बनिक पदार्थों से बनी हो सकती है और मल्टी-डाई डाई और बोर्ड के बीच एक पुल के रूप में कार्य करती है।सिलिकॉन इंटरपोजर परतें उच्च महीन पिच I/O घनत्व और टीएसवी गठन क्षमताओं वाली एक सिद्ध तकनीक है और 2.5डी और 3डी आईसी चिप पैकेजिंग में महत्वपूर्ण भूमिका निभाती है।

सिस्टम विभाजित मध्यवर्ती परत का विशिष्ट कार्यान्वयन

पुनर्वितरण परत

पुनर्वितरण परत में तांबे के कनेक्शन या संरेखण होते हैं जो पैकेज के विभिन्न हिस्सों के बीच विद्युत कनेक्शन को सक्षम करते हैं।यह धातु या बहुलक ढांकता हुआ सामग्री की एक परत है जिसे नंगे डाई के साथ पैकेज में रखा जा सकता है, जिससे बड़े चिपसेट की I/O रिक्ति कम हो जाती है।पुनर्वितरण परतें 2.5डी और 3डी पैकेज समाधानों का एक अभिन्न अंग बन गई हैं, जिससे उन पर मौजूद चिप्स को मध्यस्थ परतों का उपयोग करके एक दूसरे के साथ संचार करने की अनुमति मिलती है।

पुनर्वितरण परतों का उपयोग करके एकीकृत पैकेज

टीएसवी

टीएसवी 2.5डी और 3डी पैकेजिंग समाधानों के लिए एक प्रमुख कार्यान्वयन तकनीक है और एक तांबे से भरा वेफर है जो सिलिकॉन वेफर डाई के माध्यम से एक लंबवत इंटरकनेक्ट प्रदान करता है।यह विद्युत कनेक्शन प्रदान करने के लिए पूरे डाई में चलता है, जिससे डाई के एक तरफ से दूसरी तरफ तक सबसे छोटा रास्ता बनता है।

वेफर के सामने की ओर से एक निश्चित गहराई तक थ्रू-होल या विया खोदे जाते हैं, जिसे फिर एक प्रवाहकीय सामग्री (आमतौर पर तांबा) जमा करके अछूता और भरा जाता है।एक बार चिप का निर्माण हो जाने के बाद, टीएसवी इंटरकनेक्ट को पूरा करने के लिए वेफर के पीछे की तरफ जमा विअस और धातु को उजागर करने के लिए इसे वेफर के पीछे की तरफ से पतला किया जाता है।