पीसीबी डिजाइन में, इलेक्ट्रोमैग्नेटिक कम्पैटिबिलिटी (ईएमसी) और संबंधित इलेक्ट्रोमैग्नेटिक इंटरफेरेंस (ईएमआई) पारंपरिक रूप से इंजीनियरों के लिए दो प्रमुख सिरदर्द रहे हैं, खासकर आज के सर्किट बोर्ड डिजाइन और घटक पैकेज सिकुड़ते रहते हैं, ओईएम को उच्च गति सिस्टम की आवश्यकता होती है।इस लेख में, मैं पीसीबी डिज़ाइन में विद्युत चुम्बकीय समस्याओं से बचने का तरीका साझा करूँगा।
1. क्रॉसस्टॉक और संरेखण फोकस है
धारा के उचित प्रवाह को सुनिश्चित करने के लिए संरेखण विशेष रूप से महत्वपूर्ण है।यदि करंट किसी ऑसिलेटर या अन्य समान उपकरण से आता है, तो करंट को जमीन की परत से अलग रखना, या करंट को किसी अन्य संरेखण के समानांतर चलने से रोकना विशेष रूप से महत्वपूर्ण है।समानांतर में दो उच्च गति सिग्नल ईएमसी और ईएमआई, विशेष रूप से क्रॉसस्टॉक उत्पन्न कर सकते हैं।अवरोधक पथों को यथासंभव छोटा रखना और वापसी धारा पथों को यथासंभव छोटा रखना महत्वपूर्ण है।वापसी पथ की लंबाई संचारित पथ की लंबाई के समान होनी चाहिए।
ईएमआई के लिए, एक पथ को "उल्लंघन पथ" कहा जाता है और दूसरे को "पीड़ित पथ" कहा जाता है।आगमनात्मक और कैपेसिटिव युग्मन विद्युत चुम्बकीय क्षेत्रों की उपस्थिति के कारण "पीड़ित" पथ को प्रभावित करता है, इस प्रकार "पीड़ित पथ" पर आगे और पीछे की धाराएं उत्पन्न होती हैं।इस तरह, तरंग एक स्थिर वातावरण में उत्पन्न होती है जहां सिग्नल की प्रेषण और प्राप्त लंबाई लगभग बराबर होती है।
स्थिर संरेखण के साथ एक अच्छी तरह से संतुलित वातावरण में, प्रेरित धाराओं को एक दूसरे को रद्द करना चाहिए, इस प्रकार क्रॉसस्टॉक को खत्म करना चाहिए।हालाँकि, हम एक अपूर्ण दुनिया में हैं जहाँ ऐसी कोई चीज़ नहीं होती है।इसलिए, हमारा लक्ष्य है कि सभी संरेखणों के लिए क्रॉसस्टॉक को न्यूनतम रखा जाना चाहिए।यदि समानांतर रेखाओं के बीच की चौड़ाई रेखाओं की चौड़ाई से दोगुनी हो तो क्रॉसस्टॉक के प्रभाव को कम किया जा सकता है।उदाहरण के लिए, यदि रेखा की चौड़ाई 5 मील है, तो दो समानांतर रेखाओं के बीच की न्यूनतम दूरी 10 मील या अधिक होनी चाहिए।
जैसे-जैसे नई सामग्री और घटक सामने आते रहते हैं, पीसीबी डिजाइनरों को ईएमसी और हस्तक्षेप के मुद्दों से भी निपटना जारी रखना चाहिए।
2. डिकॉउलिंग कैपेसिटर
डिकॉउलिंग कैपेसिटर क्रॉसस्टॉक के अवांछनीय प्रभावों को कम करते हैं।उन्हें डिवाइस के पावर और ग्राउंड पिन के बीच स्थित होना चाहिए, जो कम एसी प्रतिबाधा सुनिश्चित करता है और शोर और क्रॉसस्टॉक को कम करता है।विस्तृत आवृत्ति रेंज पर कम प्रतिबाधा प्राप्त करने के लिए, एकाधिक डिकॉउलिंग कैपेसिटर का उपयोग किया जाना चाहिए।
डिकॉउलिंग कैपेसिटर रखने का एक महत्वपूर्ण सिद्धांत यह है कि संरेखण पर आगमनात्मक प्रभाव को कम करने के लिए सबसे कम कैपेसिटेंस मान वाले कैपेसिटर को डिवाइस के जितना संभव हो उतना करीब रखा जाता है।इस विशेष संधारित्र को डिवाइस की बिजली आपूर्ति पिन या बिजली आपूर्ति रेसवे के जितना संभव हो उतना करीब रखा जाना चाहिए और संधारित्र के पैड को सीधे वाया या जमीनी स्तर से जोड़ा जाना चाहिए।यदि संरेखण लंबा है, तो जमीनी प्रतिबाधा को कम करने के लिए एकाधिक विया का उपयोग करें।
3. पीसीबी को ग्राउंड करना
ईएमआई को कम करने का एक महत्वपूर्ण तरीका पीसीबी ग्राउंडिंग परत को डिजाइन करना है।पहला कदम ग्राउंडिंग क्षेत्र को पीसीबी बोर्ड के कुल क्षेत्र के भीतर जितना संभव हो उतना बड़ा बनाना है ताकि उत्सर्जन, क्रॉसस्टॉक और शोर को कम किया जा सके।प्रत्येक घटक को ग्राउंड पॉइंट या ग्राउंडिंग परत से जोड़ते समय विशेष सावधानी बरतनी चाहिए, जिसके बिना विश्वसनीय ग्राउंडिंग परत के तटस्थ प्रभाव का पूरी तरह से उपयोग नहीं किया जा सकता है।
एक विशेष रूप से जटिल पीसीबी डिज़ाइन में कई स्थिर वोल्टेज होते हैं।आदर्श रूप से, प्रत्येक संदर्भ वोल्टेज की अपनी संबंधित ग्राउंडिंग परत होती है।हालाँकि, बहुत अधिक ग्राउंडिंग परतें पीसीबी की विनिर्माण लागत में वृद्धि करेंगी और इसे बहुत महंगा बना देंगी।एक समझौता तीन से पांच अलग-अलग स्थानों पर ग्राउंडिंग परतों का उपयोग करना है, जिनमें से प्रत्येक में कई ग्राउंडिंग अनुभाग हो सकते हैं।यह न केवल बोर्ड की निर्माण लागत को नियंत्रित करता है, बल्कि ईएमआई और ईएमसी को भी कम करता है।
यदि ईएमसी को कम करना है तो कम प्रतिबाधा वाली ग्राउंडिंग प्रणाली महत्वपूर्ण है।मल्टीलेयर पीसीबी में कॉपर बैलेंस ब्लॉक (कॉपर थीविंग) या बिखरी हुई ग्राउंडिंग परत के बजाय एक विश्वसनीय ग्राउंडिंग परत रखना बेहतर होता है क्योंकि इसमें कम प्रतिबाधा होती है, एक वर्तमान पथ प्रदान करता है और रिवर्स सिग्नल का सबसे अच्छा स्रोत होता है।
सिग्नल को जमीन पर लौटने में लगने वाला समय भी बहुत महत्वपूर्ण है।सिग्नल को स्रोत तक आने-जाने में लगने वाला समय तुलनीय होना चाहिए, अन्यथा एंटीना जैसी घटना घटित होगी, जिससे विकिरणित ऊर्जा ईएमआई का हिस्सा बन जाएगी।इसी प्रकार, सिग्नल स्रोत से/से वर्तमान का संरेखण जितना संभव हो उतना छोटा होना चाहिए, यदि स्रोत और वापसी पथ समान लंबाई के नहीं हैं, तो ग्राउंड बाउंस होगा और इससे ईएमआई भी उत्पन्न होगी।
4. 90° कोण से बचें
ईएमआई को कम करने के लिए, संरेखण, विअस और अन्य घटकों को 90° कोण बनाने से बचना चाहिए, क्योंकि समकोण विकिरण उत्पन्न करेगा।90° कोण से बचने के लिए, संरेखण कोने में कम से कम दो 45° कोण वाली वायरिंग होनी चाहिए।
5. ओवर-होल के इस्तेमाल में सावधानी बरतने की जरूरत है
लगभग सभी पीसीबी लेआउट में, विभिन्न परतों के बीच एक प्रवाहकीय कनेक्शन प्रदान करने के लिए vias का उपयोग किया जाना चाहिए।कुछ मामलों में, वे प्रतिबिंब भी उत्पन्न करते हैं, क्योंकि संरेखण में विअस बनने पर विशेषता प्रतिबाधा बदल जाती है।
यह याद रखना भी महत्वपूर्ण है कि वियास संरेखण की लंबाई बढ़ाता है और इसका मिलान करने की आवश्यकता होती है।विभेदक संरेखण के मामले में, जहां संभव हो वहां वियास से बचना चाहिए।यदि इसे टाला नहीं जा सकता है, तो सिग्नल और रिटर्न पथ में देरी की भरपाई के लिए दोनों संरेखण में vias का उपयोग किया जाना चाहिए।
6. केबल और भौतिक परिरक्षण
डिजिटल सर्किट और एनालॉग करंट ले जाने वाले केबल परजीवी कैपेसिटेंस और इंडक्शन उत्पन्न कर सकते हैं, जिससे ईएमसी से संबंधित कई समस्याएं पैदा हो सकती हैं।यदि मुड़ जोड़ी केबलों का उपयोग किया जाता है, तो युग्मन का निम्न स्तर बनाए रखा जाता है और उत्पन्न चुंबकीय क्षेत्र समाप्त हो जाते हैं।उच्च आवृत्ति संकेतों के लिए, ईएमआई हस्तक्षेप को खत्म करने के लिए, परिरक्षित केबलों का उपयोग किया जाना चाहिए, जिनके आगे और पीछे दोनों ग्राउंडेड हों।
ईएमआई को पीसीबी सर्किटरी में प्रवेश करने से रोकने के लिए भौतिक परिरक्षण एक धातु पैकेज में सिस्टम के पूरे या हिस्से को घेरना है।यह परिरक्षण एक बंद, ग्राउंड-कंडक्टिंग कैपेसिटर की तरह काम करता है, एंटीना लूप के आकार को कम करता है और ईएमआई को अवशोषित करता है।
पोस्ट करने का समय: नवंबर-23-2022